PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-007769

(43)Date of publication of application: 14.01.1986

(51)Int.Cl.

H04N 1/21 G06F 12/00

G06F 15/62 G09G 1/02

(21)Application number: 59-128627

(71)Applicant : FUJITSU LTD

(22)Date of filing:

22.06.1984


(72)Inventor: MUNAKATA AKIO

YAGI TOSHIRO

(54) IMAGE MEMORY WRITE CONTROL SYSTEM

(57)Abstract:

PURPOSE: To write image data at high speed by controlling a write address depending on a run length value and writing the polarity of the run length value only as for a bit having a different polarity of an image memory initialized in advance. CONSTITUTION: A data inputted to a run length converter 1 is converted to a run length value and inputted to an adder 10. In this case, when the polarity of the initialized data of the image memory and that of the data bit are the same, either a Y address value (a value of an address register 7) or an X address value (a value of an address register 8) selected by a multiplexer 4 is added to the run length value and the result is outputted. Thus, the X address is updated by the run length of the image data. On the other hand, when the polarity of the output of the converter 1 is different from that of the initializing data of the image memory, the value of the address register is advanced by the run length value and the data is written in the image memory.



丽日本国特許庁(JP)

10 特許出願公開

昭61-7769 四公開特許公報(A)

❷公開 昭和61年(1986)1月14日 庁内整理番号 識別記号 @Int CI .1 8020~5C H 04 N G 06 F 12/00 6974-5B 6619-5B 15/62 審査請求 未請求 発明の数 1 (全4頁) 7923-5C G 09 G 1/02

イメージメモリ書き込み制御方式 ❷発明の名称

> 爾 昭59-128627 创特

願 昭59(1984)6月22日 **⊕**⊞

昭夫 宗 像 砂発 眀 俊 郎 明 者 矢 筬 分発 国士通株式会社 の出 類

川崎市中原区上小田中1015番地 富士通株式会社内

川崎市中原区上小田中1015番地 富士通株式会社内

川崎市中原区上小田中1015番地

弁理士 松岡 宏四郎 の代 理 人

1. 発明の名称

イメージメモリ書き込み制御方式

特許関求の範囲

ホスト計算機とイメージデータ記録装置との 間に位置してデータの概集やデータの転送を行 たりイメージデータ処理強化において、イメー ジデータをランレングス値に変換する手段と、 データの音を込みに先立ち初期値としてイメー シメモリの放当区域の金ピットをすべて"0"ま たはすべて "1" にする手及と、イメージメモリ のアクセスに用いるアドレスレジスタの値に前 記ランレングス値を加算する手段とを設け、イ メージメモりへのイメージデータの書き込みに **疑し、イメージメモリの初期値と同様性のデー** タについては昔き込むことをく肽データに係る ランレングス値を加算するなどによりオドレス レジスタの値を更新し、イメージメモリの初期 但と異たる極性のピットのみ書を込むことを特 敬とするイメージメモリ書き込み削離方式。

3. 発明の詳細な説明

[医業上の利用分野]

本発明はホスト計算機とイメージデータ配 鉄装置との間にあつて、イメージデータの圧 稿、 伊長中島集などを行なりイメージデータ 処理設置におけるイメージメモリへのデータ の書き込みの制御に係るものである。

〔従來の技術〕

部4回はイメージデータ処理装置の装続関 係を表わした図であつて、 20 はホスト計算 根、 21 はイメージデータ処理委員、 22は イメージデータ記録装置を示している。那5 図はイメージアータ処理装置の構成例を示す ソロック図であつて、 23 はマイクロブロセ ッサ、 24 はインタフェース副御部、 25 は メモリ、 26 は文字制御部、 27 は伸展制御 28 はイメージメモリ制御師、29 は圧 諮制御部、 80 はイメージメモリを表わして

箱4回⇒よび第5回に示すイメージデータ

2 a.

特開昭61-7769(2)

処理報便 21 は、インタフェース側御部 24 を経由してホスト計算機 20 から受け取つた 文字データやイメージデータをイメージメモ リ 30 上で編集して、これを再びインタフェ ース制御部 24 を経由してイメージデータ記 鉄號 22 に送出するなどの処理を行なつて

[発明が解決しようとする問題点]

上述のイメージデータ処理機能において、イメージメモリには配録すべき図形や文字をどのベターンと同一のドット情報が書き込まれる。そのときでイメージメモリ制御部はイメージメモリに1とットづつデータを書き込むのでアクセス回数が多いため処理に長時間を要すると云り問題点があつた。

例をはイメージメモリの大きさは A4 サイメ1 耳で、約 500 K パイト (1728 ビット× 2286 ビット) になるので、1 ビット らりのアクセス時間を 400 nB とすると 1 枚の面面データを書き込むのに約 1.6 秒かかるととに

本発明は、かかる従来の問題点に進み、イ メージデータ処理袋量における、イメージメ

モリへのデータ書を込みが、少ないアクセス で可能であつて迅速な処理が期待出来る制御 方式を提供することを目的としている。

(問題点を解決するための手段)

のデータについては書き込むととなく欧データに係るランレングス値を加算するととによりアドレスレジスタの値を更新し、イメージメモリの初期値と異なる事性のビットの分響を込むことを特別とするイメージメモリ書き 込み割倒方式により選成される。

〔作 用〕

 明する。

(果 施 例)

第1日は本発明の1果施例を示すブロック 図であつて、1はランレンクス変換器、2~ 4はマルチブレクサ、5~8はアドレスレジスタ、9はイメージメモリ、10は加算器、 11はモードレジスタを扱わしている。

ランレンクス変換器 1 はイメージデータを
ランレングスデータに変換するもので、第 2
図にそのデータ変換の例を示す。第 2 は ランレングステータに変換がす。第 2 は ランドータ、 1 2 は テンレングスデータ に 2 は テンレングスデータ に 2 は テンレングスデータ に 2 は た か 1 2 は た か 1 4 に 元 か 1 4 に 元 か 1 4 に 元 か 1 4 に 元 か 1 4 に 元 か 1 4 に 元 か 1 4 に 元 か 1 4 に 元 か 1 4 に 元 か 2 に か 2 に か 2 に か 2 に か 2 に か 3 四 に で 2 で 2 で 3 で 3 四 に で 3 四 に で 3 四 に で 3 四 に で 3 四 に で 3 四 に で 3 四 に で 3 四 に で 3 四 に で 3 回 に で 3 回 に で 3 回 に

特別昭61-7769(3)

において、 15 はデータ変換 ROM 、 16 はカ ウンタ、 17 は加算器、 18、19、19′はレジス タを示しており、データ変換 ROM 15 に入力 された1パイトのイメージデータは先頭ビッ トから疏支れてピットの植性が変化する迄の ビットの数がランレングス値としてパイナリ ィで出力される。1パイトのイメージデータ の処理が終了すると*END信号によつてカウ ンタ 16 はリセットされるが、その前に出力 されたランレングス値はレジスタ 19 に保持 され、またその時の依性(白または無のいず れか)もレジスタ 18 に保持される。そして - 次の1パイトのイメージデータの処理を開始 したときデータの褒性がレジスタ 18 に保持 されているものと同一であればレジスタ 19 に保持されている値をデータ変換 ROM の出力 に加算してランレングス値としている。

以上ランレングス変換器について詳述した が再び第1図に基づいて動作を説明する。デ ータの客を込みに先立つてイメージメモリ9

の初期化が行なわれる。すなわち、アドレメ レジスタ5(YTドレス)、および 6(Xプ ドレス) にスタートアドレスをセットして" 0" または "1" を書き込むことにより余ピッ トを"0" または"1" にする。金ピットを称て "0" にするかせたは "1" にするかは書き込む " ぺきゲータの状態により決定するもので、 産 な、その後で香き込むべきデータが白(*O*) の部分が多ければ"0"を、また黒("1")の部 分が多ければ"1"を指定する。

扱いてイメージメモリに書き込むべきデー #の初期アドレスモアドレスレジスダ 5 およ びらにセットすると、これらはマルテブレク サ2または3を絶由してアドレスレジスタ7 (YTドレス) かよび 8 (XTドレス) にセ **ットされる。**

一方、ランレングス変換費1に入力された データはランレングス値に変換されて加算機 10 に入力される。このとき、イメージメモ リの初期化データとデーメビットの観性が同

じてあればマルチプレクサイによつて選択さ れたYTドレス値(Tドレスレジスタ7の値) またはよて ドレス催して ドレス レジスメ 8 の (低) のいずれかと前記ランレングス値とが加 算されて出力される。 マルチプレクサイがい 「ずれのアドレス値を選択するかはモードレジ スタ 11 の内容で指定される機構を(×方向 スキャン)か縦書き(Y方向スキャン)かに よつて失きる。

例えば、横書きの場合は SELX信号が"1" となつて、マルチプレクサ4はアドレスレジ ヌタ8の値(Xアドレス)を選択するので、 とれとランレングス値が加舞されてマルチブ レクナるを経出してアドレスレジスタ8にセ ットされる。とれによりエアドレスがイメー **ジデータのラン.レングス値の分だけ更新され** る。ランレングス変換器1の出力の簡性がイ メージメモリの初期化データと異なる場合に は、そのランレングス位分だけブドレスレジ スタの値を歩進してイメージメモリヘデータ

を書き込む。

[発明の効果]

以上、詳細に説明したように本発明の方式 比よれば、イメージテータのランレングス値 によつて、書き込みアドレスを制御すること により予め初期化したイメージメモリの復生 と異なるビットについてのみランレングス値 分のデータを書き込めは良く、イメージメモ りの初期値と同極性のピットの書き込みは行 たわないで済むから、イメージメモリへのイ メージデータの書き込みに際するアクセス回 数が少なく、高速を処理が期待出来るので効 . 釆は大きい。

4. 內面の簡単な説明

. 第1回は本発明の1典施例を示すプロック図、 第2回はランレングス変換器のデータ変換の例 を示す図、第3図はヨンレングス変換器の構成 例を示すブロック図、第4図はイメージデータ 処理袋置の扱尿酶係を表わした図、第5図は1 メージデータ処理数量の構成例を示すプロック

特層昭61-7769(4) 第 / 图

図できる。

1、13 ---- ランレングス変換器、2~4 ---- マルチ プレクサ、5~8…… TFレスレジネダ、9 …… イメ ージメモリ、 10、17 …… 加算器、 11 …… モードレ シスタ、12 ---- イメーグデータ、14 ---- ランレン グスデータ、15 ····· データ 安挽 ROM、16 ····· カ **ウンタ、18、19、19' ····· レジスタ、 20 ···· ホスト** モリ、 25 …… 文字動御祗 27 …… 伸長都御部、

代现人 分類士 松

